<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0">
    <tool name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="T"/>
    </tool>
    <tool name="Probe">
      <a name="label" val="Q"/>
    </tool>
    <tool name="Clock">
      <a name="label" val="C"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1">
    <tool name="NAND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
      <a name="label" val="Q"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(110,290)" to="(110,300)"/>
    <wire from="(430,330)" to="(430,340)"/>
    <wire from="(180,230)" to="(550,230)"/>
    <wire from="(80,210)" to="(260,210)"/>
    <wire from="(80,410)" to="(260,410)"/>
    <wire from="(530,260)" to="(570,260)"/>
    <wire from="(450,310)" to="(450,330)"/>
    <wire from="(450,270)" to="(450,290)"/>
    <wire from="(450,290)" to="(550,290)"/>
    <wire from="(180,300)" to="(180,330)"/>
    <wire from="(430,260)" to="(470,260)"/>
    <wire from="(430,340)" to="(470,340)"/>
    <wire from="(510,340)" to="(550,340)"/>
    <wire from="(180,390)" to="(530,390)"/>
    <wire from="(260,290)" to="(350,290)"/>
    <wire from="(80,300)" to="(110,300)"/>
    <wire from="(550,340)" to="(570,340)"/>
    <wire from="(320,340)" to="(350,340)"/>
    <wire from="(260,330)" to="(280,330)"/>
    <wire from="(260,270)" to="(280,270)"/>
    <wire from="(260,250)" to="(280,250)"/>
    <wire from="(260,350)" to="(280,350)"/>
    <wire from="(510,260)" to="(530,260)"/>
    <wire from="(180,270)" to="(200,270)"/>
    <wire from="(180,330)" to="(200,330)"/>
    <wire from="(180,350)" to="(200,350)"/>
    <wire from="(180,250)" to="(200,250)"/>
    <wire from="(450,210)" to="(450,250)"/>
    <wire from="(550,230)" to="(550,290)"/>
    <wire from="(450,310)" to="(530,310)"/>
    <wire from="(340,260)" to="(340,310)"/>
    <wire from="(350,290)" to="(350,340)"/>
    <wire from="(110,290)" to="(120,290)"/>
    <wire from="(110,310)" to="(120,310)"/>
    <wire from="(550,290)" to="(550,340)"/>
    <wire from="(450,350)" to="(450,410)"/>
    <wire from="(110,310)" to="(110,370)"/>
    <wire from="(260,210)" to="(450,210)"/>
    <wire from="(260,410)" to="(450,410)"/>
    <wire from="(110,300)" to="(110,310)"/>
    <wire from="(430,260)" to="(430,270)"/>
    <wire from="(260,310)" to="(260,330)"/>
    <wire from="(260,270)" to="(260,290)"/>
    <wire from="(180,230)" to="(180,250)"/>
    <wire from="(530,310)" to="(530,390)"/>
    <wire from="(240,260)" to="(280,260)"/>
    <wire from="(240,340)" to="(280,340)"/>
    <wire from="(180,270)" to="(180,300)"/>
    <wire from="(340,260)" to="(380,260)"/>
    <wire from="(350,340)" to="(380,340)"/>
    <wire from="(320,260)" to="(340,260)"/>
    <wire from="(450,330)" to="(470,330)"/>
    <wire from="(450,270)" to="(470,270)"/>
    <wire from="(180,350)" to="(180,390)"/>
    <wire from="(450,250)" to="(470,250)"/>
    <wire from="(450,350)" to="(470,350)"/>
    <wire from="(260,210)" to="(260,250)"/>
    <wire from="(370,280)" to="(370,320)"/>
    <wire from="(160,300)" to="(180,300)"/>
    <wire from="(420,270)" to="(430,270)"/>
    <wire from="(420,330)" to="(430,330)"/>
    <wire from="(370,280)" to="(380,280)"/>
    <wire from="(370,320)" to="(380,320)"/>
    <wire from="(260,310)" to="(340,310)"/>
    <wire from="(370,320)" to="(370,370)"/>
    <wire from="(260,350)" to="(260,410)"/>
    <wire from="(530,260)" to="(530,310)"/>
    <wire from="(110,370)" to="(370,370)"/>
    <comp lib="1" loc="(160,300)" name="NAND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(570,340)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
      <a name="label" val="not Q"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(80,300)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="T"/>
    </comp>
    <comp lib="1" loc="(510,340)" name="NAND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="1" loc="(420,270)" name="NAND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(320,340)" name="NAND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="1" loc="(420,330)" name="NAND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(510,260)" name="NAND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="1" loc="(240,340)" name="NAND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(240,260)" name="NAND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(80,410)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="not R"/>
    </comp>
    <comp lib="0" loc="(80,210)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="not S"/>
    </comp>
    <comp lib="1" loc="(320,260)" name="NAND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="0" loc="(570,260)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
      <a name="label" val="Q"/>
      <a name="labelloc" val="east"/>
    </comp>
  </circuit>
</project>
